简单的预加重对信号的频谱改善并不是完美的,比如其频率响应曲线并不一定与实际 的传输通道的损耗曲线相匹配,所以高速率总线会采用阶数更高、更复杂的预加重技术。 图1.28所示是一个3阶的预加重,其除了对跳变沿后面的第1个比特进行预加重处理外,跳变沿 之后的第2个比特的幅度也有变化。跳变沿后第1个比特的幅度变化有时也叫Post Cursorl,
跳变沿后的第2个比特的幅度变化有时也叫Post Cursor2。有些总线如PCIe3.0,会对跳变 沿前面的1个比特的幅度也进行调整,叫作Pre Cursor1,有时也称为PreShoot。 幅度测量是数字信号常用的测量,也是很多其他参数侧鲁昂的基础。辽宁数字信号测试工厂直销
时域数字信号转换得到的频域信号如果起来,则可以复现原来的时域信号。
描绘了直流频率分量加上基频频率分量与直流频域分量加上基频和3倍频频率分量,以及5倍频率分量成的时域信号之间的差别,我们可以看到不同频域分量的所造成的时域信号边沿的差别。频域里包含的频域分量越多,这些频域分量成的时域信号越接近 真实的数字信号,高频谐波分量主要影响信号边沿时间,低频的分量影响幅度。当然,如果 时域数字信号转变岀的一个个频率点的正弦波都叠加起来,则可以完全复现原来的时域 数字信号。其中复原信号的不连续点的震荡被称为吉布斯震荡现象。 辽宁数字信号测试工厂直销数字此案好的上升时间(Rising Time);
为了提高串行数据传输的可靠性,现在很多更高速率的数字接口采用对数据进行编码后再做并/串转换的方式。编码的方式有很多,如8b/9b编码、8b/10b编码、64b/66b编码、128b/130b编码等,下面以当下流行的ANSI8b/10b编码为例进行介绍。
在ANSI8b/10b编码方式中,8bit的数据先通过相应的编码规则转换成10bit的数据,再进行并/串转换;接收端收到信号后先把串行数据进行串/并转换得到10bit的数据,再通过10bit到8bit的解码得到原始传输的8bit数据。因此,如果发送端并行侧的数据速率是8bit×100Mbps,通过8b/10b编码和并/串转换后的串行侧的数据速率就是1bit×1Gbps。8b/10b编码方法早由IBM发明,后来成为ANSI标准的一部分(ANSIX3.230-1994,clause11),并在通信和计算机总线上广泛应用。表1.1是ANSI8b/10b编码表的一部分,以数据0x00为例,
对于并行总线来说,更致命的是这种总线上通常挂有多个设备,且读写共用,各种信号分叉造成的反射问题使得信号质量进一步恶化。
为了解决并行总线占用尺寸过大且对布线等长要求过于苛刻的问题,随着芯片技术的发展和速度的提升,越来越多的数字接口开始采用串行总线。所谓串行总线,就是并行的数据在总线上不再是并行地传输,而是时分复用在一根或几根线上传输。比如在并行总线上 传输1Byte的数据宽度需要8根线,而如果把这8根线上的信号时分复用在一根线上就可 以减少需要的走线数量,同时也不需要再考虑8根线之间的等长关系。 数字信号处理系统经历了单片DSP处理器、多片DSP处理器并行工作的架构模式。
反映的是一个5Gbps的信号经过35英寸的FR-4板材传输后的眼图,以及经过CTLE均衡后对眼图的改善。
FFE均衡的作用基本上类似于FIR(有限脉冲响应)滤波器,其方法是根据相邻比特的电压幅度的加权值进行当前比特幅度的修正,每个相邻比特的加权系数直接和通道的冲激响应有关。下面是一个三阶FFE的数学描述:
e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))
式中,e(t)为时间t时的电压波形,是经校正(或均衡)后的电压波形;Tp为时间延迟(抽头的时间延迟);r(t-nTp)为距离当前时间n个抽头延迟之前的波形,是未经校正(或均衡)的波形;c,为校正系数(抽头系数)。 真实的数字信号频谱;辽宁数字信号测试工厂直销
传统的数字信号带宽计算;辽宁数字信号测试工厂直销
预加重是一种在发送端事先对发送信号的高频分量进行补偿的方法,这种方法的实现是通过增大信号跳变边沿后个比特(跳变比特)的幅度(预加重)来完成的。比如对于一个00111的比特序列来说,做完预加重后序列里个1的幅度会比第二个和第三个1的幅度大。由于跳变比特了信号里的高频分量,所以这种方法实际上提高了发送信号中高频信号的能量。在实际实现时,有时并不是增加跳变比特的幅度,而是相应减小非跳变比特的幅度,减小非跳变比特幅度的这种方法有时又叫去加重(De-emphasis)。图1.26反映的是预加重后信号波形的变化。
对于预加重技术来说,其对信号改善的效果取决于其预加重的幅度的大小,预加重的幅度是指经过预加重后跳变比特相对于非跳变比特幅度的变化。预加重幅度的计算公式如图1.27所示。数字总线中经常使用的预加重有3.5dB、6dB、9.5dB等。对于6dB的预加重来说,相当于从发送端看,跳变比特的电压幅度是非跳变比特电压幅度的2倍。 辽宁数字信号测试工厂直销
采用并行总线的另外一个问题在于总线的吞吐量很难持续提升。对于并行总线来说, 其总线吞吐量=数据线位数×数据速率。我们可以通过提升数据线的位数来提高总线吞吐 量,也可以通过提升数据速率来提高总线吞吐量。以个人计算机中曾经非常流行的PCI总 线为例,其**早推出时总线是32位的数据线,工作时钟频率是33MHz,其总线吞吐量= 32bit×33MHz;后来为了提升其总线吞吐量推出的PCI-X总线,把总线宽度扩展到64位, 工作时钟频率比较高提升到133MHz,其总线吞吐量=64bit×133MHz。是PCI插槽 和PCI-X插槽的一个对比,可以看到PCI-X由于使用了更多的数据线,其插槽...